近年、インターネットサービスの多様化に伴い情報トラフィックは急増しており、光アクセスネットワークでは PON (Passive Optical Network) システムが広く普及している。PON システムは低コストかつ高効率な通信を実現する一方、時分割多元接続方式に起因する待機時間中の待機電力が大きな課題である。従来の入力バッファ回路は、省電力技術として送信許可信号に基づくオン／オフ制御を適用すると、DCブロック用キャパシタの充放電遅延が生じるため、高速応答と省電力化の両立が困難であった。そこで本研究では、高速応答と省電力化を両立可能な入力バッファ回路を導入した新規送信回路を提案した。

本研究はJSPS科研費 25K00233 の助成及び東京大学大学院工学系研究科付属システムデザイン研究センター基盤設計研究部門 (旧VDEC) を通し, 日本ケイデンス・デザイン・システムズ社の協力で実施いたしました.

LD 駆動電流のパケット応答特性 (左：立ち上がり、右：立ち下がり)

全体消費電力に対する待機電力の割合